Grupo de Sistemas Electrónicos (GSE)
Publicaciones en revistas
- Villacorta, H.; Champac, V.; Bota, S.; Segura, J, "Resistive bridge defect detection enhancement under parameter variations combining Low VDD and body bias in a delay based test", "Microelectronics Reliability", Volumen 52, Número 11, Páginas 2799-2804, 2012. Artículo.
- Merino, J.L.; Bota, S.A.; Picos, R.; Segura, J, "Alternate characterization technique for static random?access memory static noise margin determination", "International Journal of Circuit Theory and Applications", Volumen 41, Número 10, Páginas 1085-1096, 2012. Artículo.
- Champac V.; Hernandez, J.V.; Barcelo, S.; Gomez, R.; Hawkins, C.; Segura, J., "Testing of Stuck-Open Faults in Nanometer Technologies", "IEEE Design & Test of Computers", Volumen 29, Número 4, Páginas 80-91, 2012. Artículo.
- Gili, X.; Barcelo, S.; Bota, S. A.; Segura, J., "Analytical Modeling of Single Event Transients Propagation in Combinational Logic Gates", "IEEE Transactions on Nuclear Science", Volumen 59, Número 4, Páginas 971-979, 2012. Artículo.